自從消費性電子大廠(chǎng)Sony六月份在北美所發(fā)表的CLEDIS顯示屏之后，小間距LED顯示屏結合Micro LED技術(shù)的結合廣受市場(chǎng)矚目。然而，LED微縮面臨成本偏高與波長(cháng)均一度不同的挑戰。
現階段小間距LED顯示屏應用在室內100寸~150寸已經(jīng)漸趨成熟。但以目前技術(shù)來(lái)說(shuō)，PLCC的LED封裝體的縮小尺寸極限約在0505(mm)。若想要進(jìn)一步做到100寸以下的小間距LED顯示屏，LED微縮就面臨了成本與波長(cháng)均一度的挑戰。目前一般藍光波長(cháng)均勻性的量產(chǎn)水準是5~12nm，而小間距LED的波長(cháng)均一度目標是3~4nm。另外，當LED封裝體的尺寸持續縮小時(shí)，為了避免打線(xiàn)造成體積增加，紅光 LED 需從垂直(Vertical)改成覆晶(flip chip)形式，成本甚至超過(guò)藍光LED和綠光LED在小間距顯示屏的成本總和達一倍之多。
LED磊晶大廠(chǎng)晶電 (Epistar) 突破限制的做法，便是結合CSP和量子點(diǎn)(QD)技術(shù)，透過(guò)量子點(diǎn)光轉換，解決藍綠光LED波長(cháng)均勻性不佳，以及紅光LED覆晶昂貴的問(wèn)題。晶電的量子點(diǎn)小間距LED，封裝體尺寸可做到0303甚至0202(mm)，點(diǎn)距(pitch)達到0.5 mm以下。以解析度的業(yè)界標準而言，這樣的LED封裝體，甚至可做到60寸以下的小顯示器，可望大幅打開(kāi)小間距LED顯示屏的應用范圍。
